作者：陈杨梦; 张伟昆时钟源锁相环电荷泵相位噪声fpga
摘要：为了获得稳定可靠的时钟源,设计了一种合成时钟源。通过FPGA产生控制信号,结合硬件电路和软件设计,控制ADF4360-9时钟芯片输出,得到稳定的时钟模块。ModelSim软件测试结果表明了程序时序的正确性,且实际测试的相位噪声与仿真的相位噪声基本一致,本时钟源相位噪声理想,稳定可靠。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《桂林电子科技大学学报》（CN：45-1351/TN）是一本有较高学术价值的大型双月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《桂林电子科技大学学报》主要刊载信息与通信工程、信号与信息处理、计算机应用技术、仪器科学与技术、控制理论与控制工程、机械设计制造及其自动化、电磁场与微波技术、机械电子工程、工业艺术设计、材料加工工程、信息与计算科学、应用数学、工商管理等方面的学术论文。
杂志详情
