在线技术高电平低电平上拉电阻cmos管脚ttl
摘要:Guoauan提问: TTL:多余管脚接高电平时,应该通过上拉电阻与Vcc相连;多余管脚接低电平时,直接与地相连。CMOS:多余管脚接高电平时,应该直接与电源Vcc相连;多余管脚接低电平时,直接与地相连。这些话怎么理解阿,既然是多余管脚,怎么还会接高电平或者低电平阿?求解!
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
《电子设计应用》(CN:11-4916/TN)是一本有较高学术价值的月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。
部级期刊
人气 371721 评论 74
人气 308145 评论 62
人气 269801 评论 66
省级期刊
人气 252212 评论 66