HI,欢迎来到学术之家,发表咨询:400-888-7501  订阅咨询:400-888-7502  股权代码  102064
0

在软件无线电调制解调器功能中使用硬件加速单元

作者:Joel; A.Seely调制解调器软件无线电硬件加速单元fpga降低成本微处理器协处理器dsp

摘要:前言 FPGA已经不再单纯应用在芯片与系统之间的直接互联层,在软件无线电(SDR)中,FPGA逐渐被用做通用运算架构来实现硬件加速单元,在降低成本和功耗的基础上提高了性能.SDR调制解调器的典型实现包括通用处理器(GPP)、DSP和FPGA.而且,FPGA架构可以结合专用硬件加速单元,用来卸载GPP或DSP.软核微处理器可以结合定制逻辑,扩展其内核,也可以将分立的硬件加速协处理器添加到系统中.此外,还可将通用布线资源放在FPGA中,这些硬件加速单元可以并行运行,进一步增强系统的整体运算输出能力.本文将讨论三种不同类型的硬件加速单元,以及它们通过软件实现的性能.

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

电子设计应用

《电子设计应用》(CN:11-4916/TN)是一本有较高学术价值的月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。

杂志详情