作者：ShyamChandra网络问题可编程控制扭斜时钟网络信号完整性扇出缓冲器时钟发生器频率合成器整体性能同步设计网络设计时序误差匹配方法串联电阻试验选择信号标准走线复杂度延时线pcb不匹配动阻抗长度元件
摘要：时钟网络问题的方法 时钟网络管理问题提高同步设计整体性能的关键是提高时钟网络的频率.然而,诸如时序裕量、信号完整性、相关时钟边沿的同步等因素极大地增加了时钟网络设计的复杂度.传统时钟网络的设计采用简单的元件,诸如扇出缓冲器、时钟发生器、延时线、零延时缓冲器和频率合成器.由于PCB走线长度不等而引起的时序误差,采用弯曲走线设计的走线长度匹配方法来处理.走线阻抗与输出驱动阻抗的不匹配经常通过反复试验选择串联电阻来消除.多种信号标准使得时钟边沿的同步更加复杂.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
