基于FPGA的HDLC转E1传输控制器的实现

作者：张强; 刘辉; 丁新宇hdlcfpga实现帧结构信道传输控制器时延速率协议控制器数据系统

摘要：本文介绍了一种用FPGA实现的HDLC转E1的协议控制器,能实现将速率为N×64Kbps(N=1～124)的HDLC数据分接至M路(M=1～4)E1信道中传输,并允许各路E1的最大时延为64ms.讨论了E1帧结构设计和系统的FPGA实现方法.

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社