基于异步FIFO实现不同时钟域间数据传递的设计

作者：常胜; 黄启俊异步fifo时钟域verilog数据传递集成电路芯片设计

摘要：数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题.本文通过采用异步FIFO的方式给出了这个问题的一种解决方法,并采用Verilog硬件描述语言通过前仿真和逻辑综合完成设计.

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社