作者:Thomas; L; Andersonsystemverilog评估覆盖器件设计寄存器传输级标准语言单片系统硬件描述
摘要:设计与验证行业正处于SoC(单片系统)器件设计与验证的两个重要趋势交叉点上:采用SystemVerilog HDVL(硬件描述与验证语言),以及覆盖评估准则的角色日益关键。对Symstem Verilog的兴趣容易理解.这个IEEE标准语言具有针对RTL(寄存器传输级)设计的特性、高级建模、测试平台创建.以及断言规定。
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社