作者：袁星范; 蔡敏cabachevc二进制算术编码硬件设计
摘要：基于上下文自适应二进制算术编码（CABAC）是HEVC中采用的一种高效熵编码，具有很高的压缩比，但实现结构复杂，且很难并行化。本文设计了一个高性能的CABAC解码器，并对单周期解码1bit的硬件结构进行了优化，同时采用流水线结构，进一步提高了解码性能。采用0.18 μm CMOS工艺，综合后面积为48K个逻辑门，工作频率为250 MHz，解码速度达到1 bit/cycle，适用于高清视频领域。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
