作者：郑晓燕; 周玉梅; 王洪利采样保持电路双采样时钟歪斜
摘要：应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5V电源电压下,当输入信号频率为37MHz时,采样保持电路可获得11bit的精度,消耗13mW的功耗.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《电子器件》（CN：32-1416/TN）是一本有较高学术价值的大型双月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《电子器件》主要刊登真空电子学、微波电子学、光电子学、薄膜电子学、电子显示技术、激光与红外技术、半导体物理与器件、集成电路与微电子技术、光纤技术、真空物理与技术、表面分析技术、传感技术、电子材料与元器件、电光源与照明技术、电子技术应用，并涉及电子科学领域里的最新研究动态。
部级期刊
人气 371728 评论 74
人气 308151 评论 62
人气 269817 评论 66
统计源期刊
人气 156543 评论 73
