作者：王润荣; 张向东; 许兵舰咬尾卷积码veriloghdlieee
摘要：在阐述咬尾卷积码编码器基本工作原理的基础上，提出了基于VerilogHDL语言设计（2，1，6）咬尾卷积码编码器的方法。给出了利用现场可编程门阵列器件设计的咬尾卷积码编码器电路，并进行了编译和波形仿真，综合后下载到FPGA芯片Stratix II GX：EP2sGx90FFl508c3中，测试结果表明该编码器具有实际的使用价值．更重要的是提高了无线通信系统的数据传输质量。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
