基于FPGA的数字三相锁相环的优化设计

作者：秦伟 庄圣贤 廖鹏飞fpga三相锁相环乘法复用cordic

摘要：数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社