作者：曾爱华; 殷瑞祥; 郭瑢; 陈敏日历时钟芯片ram字节synopsys公司verilogasic设计模块化设计可扩展性系统仿真可编程hdlvcs计时中断
摘要：介绍了一种带有48字节RAM的日历时钟芯片的设计,该芯片具有振荡、分频、可编程的计时计数、定时闹响和中断输出等功能.该芯片基于Verilog HDL描述,采用模块化设计,可扩展性好;并利用Synopsys公司的VCS和DC工具分别对设计进行了成功的系统仿真和综合;同时还简单介绍了ASIC设计的整个流程.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
