作者：Pradeep; Nanja芯片尺寸缺陷密度nand闪存硅晶圆良率颗粒污染沉积层3d
摘要：随着芯片尺寸不断缩小,3D NAND闪存的工艺整合复杂度越来越大,由于堆栈沉积层数增加、晶圆中心到边缘的厚度差异增大等原因,其可能产生的缺陷也越来越多。目前,业内人士正在尝试降低晶圆边缘的缺陷密度,以提高晶圆的整体良率。为了提高良率,常见的晶圆斜面缺陷,例如剥落(或分层)、颗粒污染、电弧和微屏蔽等,是工程师关注的重点。下面,我们将详细说明上述缺陷,并探讨避免这些缺陷产生的方法。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
