作者：R.Pelzer; H.Luesebrink; H.Kirchberger;...晶圆级封装曝光设备晶片芯片cmos电路半导体技术尺寸缩小未来dram
摘要：在过去的几年中人们已经有几次预言由于受到物理限制单个晶片的尺寸不可能再缩小,但实际上芯片的尺寸还一直在缩小中.国际半导体技术蓝图(ITRS)预言在未来的10年中DRAM的密度将达到每芯片1011(G级集成).为了提高器件的性能,在未来的几年内CMOS电路的尺寸将进一步缩小而I/O密度将进一步提高.这会要求引线的间距缩小到20 μ m.晶圆级工艺技术,如微小间距晶圆凸点、引线盘重分布、无源集成等为很多应用提供了方便的解决方案.目前,许多IC和MEMS的器件已经应用了这些技术.通常高级封装技术涉及5～100 μm的厚胶工艺,如对表面有较大起伏的厚胶均匀曝光以及获得非常陡峭的厚胶侧壁.无缩放全场曝光系统是一种可以满足这种需求的设备解决方案.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
