作者：林丹 李小文lte系统咬尾卷积码viterbi译码fpga实现
摘要：在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中是采用Viterbi和Turbo加速器来实现前向纠错。咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点。本文提出一种在FPGA中实现的咬尾卷积码的Viterbi译码算法,并在Xilinx的XC3S500E芯片上实现了该算法,最后对该算法性能进行了分析。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《电子测试》（CN：11-3927/TN）是一本有较高学术价值的大型半月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《电子测试》如何为国际和国内市场提供有竞争力的产品、掌握先进的测试测量技术一直以来深受测试测量领域工程师和研究者的关注，而为他们搭建沟通行业信息的平台，开创学术交流的广阔空间则正是《电子测试》创刊以来的优秀使命。
部级期刊
人气 371721 评论 74
人气 308145 评论 62
人气 269801 评论 66
统计源期刊
人气 156528 评论 73
