高速时钟源信号失真的分析

作者：钱均生; 田柯文; 魏震生时钟源信号失真高速直接影响时钟脉冲稳定性干扰

摘要：时钟源的准确程度直接影响整个电路工作的稳定性,然而由于设计中的失误可能使时钟脉冲出现扰动,形成很强的干扰,本文对这些干扰的表现形式及如何滤除做了详细的讨论.

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社