基于AD9854的DDS＋PLL的时钟源设计

作者：吴银标 谢华 付在明直接数字频率合成集成锁相环ad9854fpga

摘要：采用频率分段及直接数字频率合成技术和集成锁相环技术相结合的设计方法,来产生0.1 Hz-1.1 GHz连续可调的时钟信号。利用FPGA控制DDS芯片、集成锁相环芯片、可编程分频器和多路选择器,顺利实现了利用集成锁相环芯片产生GHz的时钟输出信号。测试结果表明,输出的时钟信号的频率、抖动等性能指标能够满足设计要求。利用集成锁相环芯片产生GHz的输出信号是创新。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社