作者：于天泽; 于佳亮时钟同步bits频偏
摘要：针对目前通信业内主流数字同步设备(SYNLOCK-V3)的实际运用情况，根据大量性能测试及调查研究结果，分析了其频偏检测机制、FREQ告警门限值、MTIE、TDEV模板设定、频率牵引范围等多个技术设计问题，或与业内通行标准值具有较大的差距。指出该类问题有关的不利影响，在此基础上提出了改进建议。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《电信工程技术与标准化》（CN：11-4017/TN）是一本有较高学术价值的大型月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《电信工程技术与标准化》办刊宗旨为宣传国内信息产业的方针、政策，报道电信工程建设和网络运行方面的成就与发展趋势；介绍新的通信理论和技术知识，技术标准、规范。交流科研、设计、施工和维护方面的技术与经验，为信息工程建设和网络运行部门提供技术支撑与标准服务。
杂志详情
