作者：普建龙 吴景东hevcfpga整数dct适应不同tu块
摘要：新一代视频编码标准（High Efficiency Video Coding,HEVC）中整数DCT编码支持大小从4×4到32×32的TU块,运算量巨大.通过优化MCM单元来减少运算量,通过硬件电路复用来减少硬件资源消耗,同时使用转置模块来加速流水线,并且能适应各种不同大小的TU块.实验代码通过Verilog HDL编写,并在Ahera Arria GX EP1AGX90EF1152C FPGA上综合.结果表明,该结构等待时延最多为32个时钟周期,每个时钟周期能处理32个采样点,在184 MHz的时钟频率下,能实时处理60 f/s（帧/秒）的UHD（Ultra-High-Definition 7 680×4 320）视频信号.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
