一种基于FPGA的数字延迟器的设计与实现

作者：谢跃雷 晋良念 陈紫强延迟器fpgasram乒乓操作

摘要：延迟器在广播电视等领域用途十分广泛，利用FPGA芯片EP2C70F672C8设计并实现一种数字延迟器，模拟信号经AD转换后，通过乒乓读写操作送入2片SRAM芯片进行存储，然后送DA转换器恢复出延迟后的模拟信号，调节SRAM的存储深度，可以对模拟信号实现不同的延迟时间。实际测试表明，该延迟器延迟步进精度可达20BS，最大延迟时间可达5．2ms。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社