作者:林培春嵌入式系统串扰信号完整性高速数字电路硬件设计布线密度工程师设计者
摘要:引言 在嵌入式系统硬件设计中,串扰是硬件工程师必须面对的问题。特别是在高速数字电路中,由于信号沿时间短、布线密度大、信号完整性差,串扰的问题也就更为突出。设计者必须了解串扰产生的原理,并且在设计时应用恰当的方法,使串扰产生的负面影响降到最小。
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
《单片机与嵌入式系统应用》(CN:11-4530/V)是一本有较高学术价值的大型月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。
杂志详情