用分量匹配法实现对高速时钟电路的动态优化

作者：魏敬和; 陈军宁; 柯导明; 时龙兴; 陆生礼...分量匹配法时钟电路传输线

摘要：本文讨论如何设计工作在GHz频率下的VLSI芯片时钟电路.时钟树采用平衡平面布局消除时钟偏差;利用插入缓冲器对电路性能进行动态优化.最后用一个电路模拟软件对电路进行评估.和以往的工作相比较,本文实现了在频域内对时钟电路的优化,显著地提高了仿真速度.

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社