作者：汤永东; 白煊vme总线fpgasopcveriloghdl
摘要：为满足后续新机VME总线模块电路板深修的需要,在深入分析VME总线通信规范的基础上,运用Allera公司的软核NiosⅡ嵌入式处理器,设计并研制一块VME总线监视模块,给出其硬件架构与各部分电路设计,基于Verilog HDL对其监视功能进行软件开发与时序仿真,并给出其硬件设计与软件开发过程中需要注意的方面,最后对其进行了测试,测试结果表明其有效性。所研制的VME总线监视模块能够为后续新机型中VME总线模块的测试与修理提供技术支撑。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
