作者:聂青; 方宁; 徐湛; 高飞; 杨博1bit量化多路并行同步高斯信道瑞利信道信噪比
摘要:为有效简化FPGA运算复杂度,降低FPGA处理时钟,在传统的滑动窗相关的基础上,结合1bit量化方法及多径能量积累的抗多径算法,提出了一种基于1bit量化的超宽带多路并行同步方法,在此基础上设计了FPGA实现方案.推导分析了1bit量化同步方法对系统性能的影响,给出了信噪比损失的量化结果.仿真结果表明,在低信噪比条件下,1bit量化方法引入2dB的信噪比损失.在高斯信道和瑞利信道下,通过针对虚警概率和漏检概率的分析及仿真,找到最优门限范围.
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
《北京理工大学学报·社会科学版》(CN:11-4083/C)是一本有较高学术价值的大型双月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。
杂志详情