作者：程文芳纳米时代意法半导体多重处理数据库平台消费性通用功能客户开发泄漏电流独立单元制造技术
摘要：<正>意法半导体(STMicrelectronics)日前宣布,已开发出65纳米(0.065微米) 的CMOS设计平台,能让设计人员及客户开发下一代的低功耗、无线、网络、消费性与高速应用等系统单芯片(SOC)产品。 ST的完整65纳米数据库平台包含多重处理器选项,能针对独立单元优化其功耗、性能或通用功能。每个处理器选项都比90纳米制程微缩了一半的体积、提升30%的速度,同时减少了50%的泄漏电流,因此能大幅降低功耗。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
