作者：李其虎; 叶海军通信数据链低延迟架构设计并行化fpga
摘要：为满足通信数据链对抗信道误码干扰能力以及低延迟传输特性的需求,设计并实现了一种满足高速信号实时处理要求的低延迟通信数据链数据抗干扰传输架构。通过深入分析算法数学原理,采用全并行流水架构设计,利用深度流水线切割结构中较长组合逻辑路径,在适当增加少量存储器资源开销基础上,大幅度提高了系统工作频率。实验结果表明本文所设计的架构硬件资源消耗少,延迟低,速度快,最高可以实现超过400MPSP处理样本的数据吞吐量,系统实际运算值与理论值完全一致,具有高可靠性。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《中国电子科学研究院学报》（CN：11-5401/TN）是一本有较高学术价值的大型月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《中国电子科学研究院学报》主要发表电子信息系统研发和综合集成领域内的技术和学术研究论文。聘请行业内工程院院士等资深专家以及近年来在此领域内卓有成就的中年专家组成编委会。办刊宗旨：注重研究成果，提高理论水平。
杂志详情
