作者：虞致国 魏敬和 罗静可测性设计功能测试系统总线系统芯片
摘要：由于SoC结构的复杂性，必须考虑采用多种可测性设计策略。从功能测试的角度出发，提出了一种基于复用片内系统总线的可测性设计策略，使得片内的各块电路都可被并行测试。阐述了其硬件实现及应用测试函数编写功能测试矢量的具体流程。该结构硬件开销小，测试控制过程简单，可减小测试矢量规模，已应用到一种基于X8051核的智能测控SoC，该SoC采用0．35μm工艺进行了实现，面积为4．1mm×4．1mm，测试电路的面积仅占总面积的2％。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《中国电子科学研究院学报》（CN：11-5401/TN）是一本有较高学术价值的大型月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《中国电子科学研究院学报》主要发表电子信息系统研发和综合集成领域内的技术和学术研究论文。聘请行业内工程院院士等资深专家以及近年来在此领域内卓有成就的中年专家组成编委会。办刊宗旨：注重研究成果，提高理论水平。
杂志详情
