内建自测试论文

SoC嵌入式存储器内建自修复方法第1749-1754页

关键词: soc 嵌入式存储器内建自测试内建自修复

2019年第10期《计算机工程与科学》

MIC总线控制器中存储器的可测性设计第1-5页

2007年第04期《集成电路通讯》

一种嵌入式存储器的测试与修复方法第34-37页

关键词: 嵌入式存储器内建自测试内建自修复

2015年第03期《集成电路通讯》

数字IP芯核的多特征比较内建自测试方法第153-158页

关键词: ip芯核内建自测试伪随机测试测试响应压缩

2006年第06期《工程科学与技术》

时延故障低成本单跳变测试序列生成器(英文)第166-171页

关键词: 内建自测试时延故障测试测试序列生成器双向量测试

2008年第04期《工程科学与技术》

基于计数器的随机单输入跳变测试序列生成第82-84页

关键词: 集成电路测试内建自测试测试矢量生成器低功耗测试矢量跳变

2010年第14期《信息技术与网络安全》

定点DSP芯片的一种BIST结构设计与实现第505-508页

关键词: 数字信号处理芯片内建自测试可测性设计故障覆盖

2006年第05期《服装学报》

基于时间数字转换的硅通孔绑定前测试方法第260-274页

关键词: 可测试性设计内建自测试三维集成电路硅通孔时间数字转换

2017年第02期

大规模集成电路可测性设计及其应用策略第29-34页

关键词: 集成电路可测性设计内建自测试边界扫描

2005年第05期《玉林师范学院学报》

软件内建自测试中测试点的研究第79-82页

关键词: 内建自测试测试点测试点个数

2004年第02期

基于软件内建自测试模板内容的研究第22-24页

关键词: 内建自测试可测性设计程序流程

2004年第09期《计算机应用研究》

针对嵌入式Cache的内建自测试算法第110-118页

关键词: 双端口字定向静态存储器双端口定向可寻址存储器功能故模型内建自测试

2005年第01期《计算机辅助设计与图形学学报》

IP芯核测试响应的零混叠空间压缩第395-398页

关键词: ip芯核空间混叠响应测试矢量内建自测试伪随机测试确定性测试压缩方法片上系统测试时间压缩器计算器测试集压缩比

2005年第04期《仪器仪表学报》

低电压SRAM测试电路设计与实现第1394-1400页

关键词: 低电压sram dft 内建自测试故障覆盖率

2018年第06期《电子器件》

BIST电路在嵌入式非易失性存储器可靠性测试中的应用第33-37页

关键词: 可靠性 drb 耐久性故障 htol ltol

2019年第11期《电子设计工程》

在设计中使用边界扫描第70-73页

关键词: 边界扫描技术内建自测试 pcb 印刷电路板模拟器件电子工程 jtag 闪存器串行编程

2004年第11B期《电子产品世界》

软件内建自测试中测试点的设置及个数的研究第96-98页

关键词: 软件测试内建自测试可测性测试点

2005年第13期《计算机工程》

数字信号处理器芯片核NDSP25的可测试性设计第169-171页

关键词: ndsp25芯片核可测试性设计内建自测试

2004年第15期《计算机工程》

基于部分扫描的低功耗内建自测试第72-76页

关键词: 部分扫描测试功耗内建自测试测试

2005年第01期《固体电子学研究与进展》

测试成本的挑战及对策第5-7页

关键词: 测试成本自动化测试设备可测性设计内建自测试

2018年第05期《电子与封装》