作者：李然; 王建新高速并行结构调制fpga
摘要：为了提高高速调制器的处理速率，给出了一种高速并行调制器的设计方案。该方案将差分编码、成形滤波等处理模块全部转化为并行结构，从而在系统主时钟频率受限的情况下进一步提高了处理速率，并对这些功能模块的实现结构进行了优化，以减少资源消耗，便于FPGA实现。测试结果表明，该方案能够显著提高调制器的处理速率。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《电子设计工程》（CN：61-1477/TN）是一本有较高学术价值的大型半月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《电子设计工程》是经国家新闻出版总署、国际科技部批准的电子应用类期刊，多次评为陕西省优秀期刊。以其创新性、实用性、前瞻性，努力提升自身学术水平，是目前国内介绍电子应用技术的主要期刊之一，是国家正式刊物。
部级期刊
人气 369570 评论 74
人气 307711 评论 62
人气 268925 评论 66
人气 150031 评论 66
