作者：刘旭东; 陈晨rapidiovpxmsata数据存储axi总线
摘要：针对现代高性能嵌入式系统RapidIO总线信号接入的应用需求，采用K7系列FPGA和mSATA盘设计了一款RapidlO接1：1存储容量8TB的VPX标准存储板。提出了一种基于AXI总线的RapidIO端15／控制器IP核的设计方法。在FPGA内部MircoBlaze上移植p．cos—II系统，编写软件实现数据在mSATA、控制器及内存间高速传输的调度。利用CPS1848交换芯片搭建RapidIO网络，搭建硬件环境测试了存储板RapidIO接口有效数据传输速率．在5Gb／s的链接状态下读操作可达1．3GB／s。写操作可达1．1GB／s，表明该设计具有高速数据存储性能。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
